7



(11)Publication number:

11-341376

(43) Date of publication of application: 10.12.1999

(51)Int.CI.

HO4N 5/44 HO4N 5/455

(21)Application number: 10-142397

(22)Date of filing:

25 05 1000

(71)Applicant : SHARP CORP

25.05.1998 (72)Inv


(72)Inventor: KITAURA KAZUO

(54) DIGITAL BROADCASTING RECEIVER

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce component costs by eliminating the need for a crystal oscillator element that is for producing a reference clock of an OFDM (orthogonal frequency division multiplexing) demodulator circuit.

SOLUTION: This receiver is provided with a PLL synthesizer 22 which produces a local oscillation signal, a reference signal generation circuit 17 which transmits a reference signal 171 to the synthesizer 22, an A/D conversion circuit 15 which performs A/D conversion of a 2nd intermediate frequency signal which is obtained by performing frequency conversion of a 1st intermediate frequency signal, an OFDM demodulator circuit 16 which demodulates transmitted digital data based on a digital signal transmitted from the circuit 15, and a multiplying circuit 10 which produces a reference clock 101 of the circuit 106 by multiplying the signal 171.



LEGAL STATUS

[Date of request for examination]

26.01.2001

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3373431

[Date of registration]

22.11.2002

[Number of appeal against examiner's decision

of rejection]

Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

H04N 5/44

(12) 公開特許公報(A)

(11)特許出顧公園番号

特開平11-341376

(43)公開日 平成11年(1999)12月10日

(51) Int.Cl.

識別記号

FΙ

H04N 5/44 5/455 K

5/455

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号

(22)出願日

特顯平10-142397

平成10年(1998) 5月25日

(71)出顧人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 北浦 一雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 倉内 義朗

(54) 【発明の名称】 デジタル放送受信装置

(57) 【要約】

【課題】OFDM復調回路の基準クロックを生成するた めの水晶発振素子を不要とすることにより、部品原価を 低減する。

【解決手段】局部発振信号を生成するPLLシンセサイ ザ22と、PLLシンセサイザ22に基準信号171を 送出する基準信号発生回路17と、第1中間周波信号を 周波数変換することにより得られた第2中間周波信号を A/D変換するA/D変換回路15と、A/D変換回路 15より送出されるデジタル信号に基づいて、送信され たデジタルデータを復調するOFDM復調回路16と、 基準信号171を逓倍することにより、OFDM復調回 路16の基準クロック101を生成する通倍回路10と を備えている。



【特許請求の範囲】

【請求項1】 OFDM方式で変調されたデジタル放送 を受信するデジタル放送受信装置において、

受信した電波を第1中間周波信号に変換する周波数変換 回路内に設けられ、局部発振信号を生成するPLLシン セサイザと、

前記PLLシンセサイザに基準信号を送出する基準信号 発生回路と、

第1中間周波信号を周波数変換することにより得られた 第2中間周波信号をA/D変換するA/D変換回路と、 前記A/D変換回路より送出されるデジタル信号に基づ いて、送信されたデジタルデータを復調するOFDM復 調回路と、

前記基準信号を逓倍することにより、OFDM復調回路 の基準クロックを生成する逓倍回路とを備えたことを特 徴とするデジタル放送受信装置。

【請求項2】 前記逓倍回路は、コイルとコンデンサと からなる共振回路により発振周波数が決定される電圧制 御発振回路を備え、

前記基準信号を分周した分周信号と、電圧制御発振回路 の出力を分周した分周信号との位相比較結果に基づい て、電圧制御発振回路の発振周波数を制御すると共に、 電圧制御発振回路の出力を前記基準クロックとしたこと を特徴とする請求項1記載のデジタル放送受信装置。

【請求項3】 前記電波が、デジタル変調されたテレビ ジョン信号であることを特徴とする請求項1または請求 項2記載のデジタル放送受信装置。

【請求項4】 前記電波が、地上波のテレビジョン信号 であることを特徴とする請求項3記載のデジタル放送受 信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、OFDM方式で変調されたデジタル放送を受信するデジタル放送受信装置に関するものである。

[0002]

【従来の技術】アナログ方式のテレビ放送に比べ、同じ周波数帯域を用いて多くのテレビ番組を送信することが可能となるデジタル方式のテレビ放送の1つに、地上波を用いたテレビ放送がある。また、この地上波のテレビ放送の方式の1つに、アナログの映像信号と音声信号とをデジタル化すると共に圧縮し、圧縮したデジタル信号を、Orthogonal Frequency Division Multplexing方式(以下、OFDM方式と称する)でデジタル変調して送信する方式がある

【0003】図3は、このOFDM方式でデジタル変調されたテレビ放送を受信するための従来技術を示している。すなわち、アンテナからの信号が導かれる端子51が接続されたチューナ回路11は、UHF帯域またはV

HF帯域のテレビジョン信号の増幅と周波数変換とを行うことにより、第1中間周波信号を生成する。また、第1中間周波信号を生成する。また、第1中間周波信号は、第1中間周波増幅回路12によって増幅された後、第2周波数変換回路13において第2中間周波信号に変換される。そして、第2中間周波信号回路14を介してA/D変換回路15に導かれ、デジタル信号に変換される。A/D変換回路15から出力されるデジタル信号は、OFDM復調回路16において復調処理されると共にエラー訂正される。その結果得られたデジタルデータは、トランスポートストリームデータとして、端子52より送出されたトランスポートストリームデータとして、端子52より送出されたトランスポートストリームデータは、MPEG復調処理により、映像信号と音声信号とに変換される(これを第1の従来技術とする)。

【0004】また、復調信号を得るための復調手段としてデジタル信号処理回路を用いた従来技術として、特開平1-245720号公報のものが提案されている。この従来技術では、デジタル信号処理回路の動作クロックと基準周波数信号との間波数比を整数比としている。また、動作クロックと基準周波数信号とを位相同期させた構成としている。そのため、動作クロックと基準周波数信号との間のビートが減少して、S/N比の悪化や受信感度の低下が抑制されることになる(これを第2の従来技術とする)。

[0005]

【発明が解決しようとする課題】しかしながら上記技術 を用いた場合には、以下に示す問題が生じていた。すな わち、第1の従来技術では、チューナ回路11の局部発 振回路の構成が P L L シンセサイザ22 となっているた め、PLLシンセサイザ22に基準信号を送出する基準 信号発生回路17が設けられている。また、基準信号発 生回路17の発振素子には、発振周波数の精度と安定度 とを満たすため、水晶発振素子41が用いられている。 また、OFDM復調回路16は動作の基準となる基準ク ロックを必要とするため、OFDM復調回路16に基準 クロックを供給する基準クロック発生回路91が設けら れている。また、基準クロック発生回路91の発振素子 には、発振周波数の精度と安定度とを満たすため、水晶 発振素子92が用いられている。つまり、基準信号発生 回路17と基準クロック発生回路91とのそれぞれに、 部品価格が極めて高価な水晶発振素子を設けた構成とな っているため、装置の部品原価の上昇を招くとともに、 実装面積が増大するといった問題があった。また、OF DM復調回路16の基準クロックが第1中間周波信号の 周波数に近い周波数であるため、輻射妨害が問題となっ ていた。

【0006】また、第2の従来技術では、基準周波数信号に位相同期した動作クロックを得るための手段に、分周回路を用いている。そのため、OFDM復調回路が要求する高い周波数(40MHz)の動作クロックを生成

しようとする場合には、分周回路に供給する基準周波数 信号の周波数を、40MHzの整数倍の周波数に設定す る必要がある。このように高い周波数を生成するために 用いる水晶発振索子は、価格が極めて高価となる。従っ て、部品原価の低減の観点からすれば、第2の従来技術 を適用することは好ましくない。

【0007】本発明は係る問題点を解決すべく創案されたもので、請求項1記載の発明の目的は、局部発振回路のための基準信号を通倍することにより得られた信号を、OFDM復調回路の基準クロックとして用いることによって、OFDM復調回路の基準クロックを生成するための水晶発振素子を不要とすることにより、部品原価の低減、実装面積の縮小、輻射妨害の回避を可能としたデジタル放送受信装置を提供することにある。

【0008】また請求項2記載の発明の目的は、上記目的に加え、LC発振回路を電圧制御発振回路に用いたP LLシンセサイザによって通倍を行うことにより、通倍 回路の部品原価を低減することのできるデジタル放送受 信装置を提供することにある。

【0009】また請求項3記載の発明の目的は、上記目的に加え、部品原価が安価な構成でもって、デジタル変調されたテレビジョン信号から、映像信号と音声信号とを示すデジタルデータを再生することのできるデジタル放送受信装置を提供することにある。

【0010】また請求項4記載の発明の目的は、上記目的に加え、部品原価が安価な構成でもって、デジタル変調された地上波テレビジョン信号から、映像信号と音声信号とを示すデジタルデータを再生することのできるデジタル放送受信装置を提供することにある。

[0011]

【課題を解決するための手段】上記課題を解決するた め、本発明の請求項1記載のデジタル放送受信装置は、 OFDM方式で変調されたデジタル放送を受信するデジ タル放送受信装置において、受信した電波を第1中間周 波信号に変換する周波数変換回路内に設けられ、局部発 振信号を生成するPLLシンセサイザと、前記PLLシ ンセサイザに基準信号を送出する基準信号発生回路と、 第1中間周波信号を周波数変換することにより得られた 第2中間周波信号をA/D変換するA/D変換回路と、 前記A/D変換回路より送出されるデジタル信号に基づ いて、送信されたデジタルデータを復調するOFDM復 調回路と、前記基準信号を通倍することにより、OFD M復調回路の基準クロックを生成する通倍回路とを備え た構成としている。すなわち、逓倍回路は、基準信号を 逓倍することにより、基準クロックを生成するので、基 準クロックの周波数精度と安定度とは、基準信号の周波 数精度と安定度とに対応することになる。従って、OF DM復調回路は、水晶発振素子を用いた専用の発振回路 から基準クロックを供給されるときと同一の動作を行う ことになる。

【0012】また、本発明の請求項2配載のデジタル放送受信装置は、上配構成に加え、前記連倍回路を、コイルとコンデンサとからなる共振回路により発振周波数が決定される電圧制御発振回路を備えた構成とし、前記基準信号を分周した分周信号と、電圧制御発振回路の出力を分周した分周信号との位相比較結果に基づいて、電圧制御発振回路の発振周波数を制御すると共に、電圧制御発振回路の光振周波数を制御すると共に、電圧制御発振回路の光振層をしている。すなわち、電圧制御発振回路の発振素子となるコイルとコンデンサとは、安価な素子である。従って、電圧制御発振回路は安価な部品のみにより構成される。その結果、逓倍回路も安価な素子のみにより構成されることになる。

【0013】また、本発明の請求項3記載のデジタル放送受信装置は、上記構成に加え、デジタル変闘されたテレビジョン信号の電波を受信する構成としている。そのため、部品原価が安価な構成でもって、デジタル変調されたテレビジョン信号から、映像信号と音声信号とを示すデジタルデータが再生されることになる。

【0014】また、本発明の簡求項4記載のデジタル放送受信装置は、上記構成に加え、地上波のテレビジョン信号を受信する構成としている。そのため、部品原価が安価な構成でもって、デジタル変調された地上波テレビジョン信号から、映像信号と音声信号とを示すデジタルデータが再生されることになる。

[0015]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して説明する。

【0016】図1は、本発明に係るデジタル放送受信装置の一実施の形態の電気的構成を示すプロック線図であり、デジタル変調された地上波テレビジョン信号を受信する受信装置を示している。なお、図3に示す従来技術と構成が同一となるプロックには、図3における符号と同一符号を付与している。

【0017】図において、チューナ回路11は、端子51を介して導かれたUHF帯域またはVHF帯域のテレビジョン信号の増幅と周波数変換とを行うことにより、第1中間周波信号を生成するブロックとなっている。そのため、UHF帯域の信号を増幅するUHF増幅回路31と、VHF帯域の信号を増幅するVHF増幅回路33と、UHF増幅回路31により増幅された信号またはVHF増幅回路33により増幅された信号を第1中間周波信号に変換する周波数変換回路21とを備えている。

【0018】また、周波数変換回路21は、UHF増幅回路31により増幅された借号を第1中間周波信号に変換するUHF混合回路32と、VHF増幅回路33により増幅された信号を第1中間周波信号に変換するVHF混合回路34と、UHF混合回路32に局部発振信号を供給するUHF局部発振回路35と、VHF混合回路34に局部発振信号を供給するVHF局部発振回路36

と、UHF局部発振回路35およびVHF局部発振回路36の発振周波数を制御するPLL周波数制御回路37とを備えている。

【0019】PLL周波数制御回路37は、端子53,54を介して導かれた受信チャンネルを指示する入力に対応して、局部発振信号の信号を制御する。すなわち、UHF帯域の受信を行う場合には、UHF局部発振回路35から送出される局部発振信号351を分周した信号と、基準信号発生回路17から送出される基準信号171を分周した信号との位相比較を行う。そして、位相比較の結果に基づく制御信号371をUHF局部発振回路35に送出することにより、UHF局部発振回路35の発振周波数を、受信チャンネルに対応した周波数に設定する。また、UHF増幅回路31の受信周波数を、受信チャンネルの周波数に設定する。

【0020】また、VHF帯域の受信を行う場合には、VHF局部発振回路36から送出される局部発振信号361を分周した信号と、基準信号171を分周した信号との位相比較を行う。そして、位相比較の結果に基づく制御信号372をVHF局部発振回路36に送出することにより、VHF局部発振回路36の発展信号を、受信チャンネルに対応した周波数に設定する。また、VHF増幅回路33の受信周波数を、受信チャンネルの周波数に設定する。

【0021】なお、上記説明から明らかなように、UH F局部発振回路35、VHF局部発振回路36、および PLL周波数制御回路37からなるプロック22は、請 求項記載のPLLシンセサイザとなっている。

【0022】基準信号発生回路17は、水晶発振素子41を用いて生成した基準信号171をPLLシンセサイザ22に供給するブロックとなっている。なお、水晶発振素子41には、振動周波数が4MHzの素子が用いられている。そのため、基準信号171の周波数も4MHzとなっている。

【0023】第1中間周波増幅回路12は、所定帯域の信号のみを通過させるバンドパスフィルタと、増幅率を変化させることが可能な増幅器とにより構成されたブロックとなっていて、チューナ回路11から送出される第1中間周波信号の帯域制限と増幅とを行う。

【0024】第2周波数変換回路13は、局部発振回路 と、局部発振回路の出力と第1中間周波信号とが導かれ た混合回路とにより構成されたプロックとなっており、 第1中間周波増幅回路12によって増幅された第1中間 周波信号を、第2中間周波信号に周波数変換する。

【0025】第2中間周波信号回路14は、狭帯域のフィルタのみを備えたブロックとなっていて、増幅器を備えていない。そのため、第2中間周波信号回路14は、第2周波数変換回路13から出力される第2中間周波信号の帯域制限のみを行い、帯域制限した第2中間周波信号をA/D変換回路15に送出する。

【0026】A/D変換回路15は、OFDM復調回路 16から供給されるサンプリングクロックに従ったタイ ミングでもって、第2中間周波信号をサンプリングする ブロックとなっている。そして、サンプリングにより得 られたデジタル信号を、OFDM復調回路16に送出す る。

【0027】OFDM復調回路16は、A/D変換回路15から出力されるデジタル信号のOFDM復調を行うプロックとなっている。また、OFDM復調を行うことにより得られたデータに対して、エラー訂正を行う。そして、エラー訂正が終了したデジタルデータを、トランスポートストリームデータとして、端子52より送出する。

【0028】また、OFDM復調回路16は、基準クロック101を分周することにより得られたサンプリングクロックをA/D変換回路15に送出する。かつ、A/D変換回路15から送出されるデジタル信号に基づいて、第2中間周波信号のレベルを検出し、検出結果を第2AGC回路19に送出する。なお、端子52より送出されたトランスポートストリームデータは、図示されない復調回路に導かれてMPEG復調処理され、映像信号および音声信号に変換される。

【0029】第1AGC回路18は、第1中間周波増幅回路12内の所定箇所の信号レベルを検出すると共に、検出結果に対応したAGC信号を生成するプロックとなっている。そして、生成したAGC信号でもって、UHF増幅回路31とVHF増幅回路33との増幅率を制御することにより、第1中間周波信号のレベルを一定化する。

【0030】第2AGC回路19は、OFDM復調回路 16から送出される検出出力に従ってAGC信号を生成 するプロックとなっている。そして、生成したAGC信 号でもって第1中間周波増幅回路12の増幅率を制御す ることにより、A/D変換回路15に導かれる第2中間 周波信号のレベルを一定化する。

【0031】 逓倍回路10は、4MHzの基準信号171を10逓倍することにより得られた40MHzの基準クロック101を、OFDM復調回路16に供給するプロックとなっている。詳細には、図2に示すように、2つの分周回路61、62、位相比較回路63、チャージポンプ64、ループフィルタ65、および電圧制御発振回路66を備えており、PLLシンセサイザとして公知の構成となっている。

【0032】図2を参照しつつ、逓倍回路10の詳細な構成を説明すると、分周回路61は、4MHzの基準信号171を分周することにより、比較の基準となる信号を生成するブロックとなっている。また、分周回路62は、電圧制御発振回路66の出力を分周することにより、位相比較の対象となる信号を生成するブロックとなっている。従って、分周回路61の分周比と分周回路6

2の分周比とは、1対10となっている。

【0033】位相比較回路63は、分周回路61の出力と分周回路62の出力との位相比較を行うプロックとなっていて、位相の比較結果に対応したパルスを生成し、出力する。また、チャージポンプ64は、位相比較回路63から送出されるパルスに従って、電流の吸い込みと吐き出しとを行うプロックとなっている。また、ループフィルタ65は、チャージポンプ64の動作により生じる高周波成分を除去するプロックとなっている。

【0034】電圧制御発振回路66は、素子価格を安価とするため、LC共振を用いたVCOとなっている。すなわち、2つコンデンサC1, C2と、バリキャップダイオードD1との合成容量と、コイルL1のインダクタンスとにより定まる発振周波数が、40MH2に設定されたVCOとなっている。なお、抵抗R1は、ループフィルタ65の出力をバリキャップダイオードD1に印加するための素子であり、コンデンサC3は、抵抗R1から漏れだす高周波成分を除去するための素子となっている。

【0035】なお、フェーズロック状態における発振周 波数が 40MH z と一定となるため、発振周波数の変化 範囲が狭くてよいことから、発振回路 71の構成には、FMノイズ成分が極めて微少となり、信号純度の高い発振出力を得ることのできるクラップ回路が用いられている。

【0036】通倍回路10は、このような構成となっている。そのため、基準クロック101の周波数は、基準信号171の周波数である4MHzを10通倍した40MHzになると共に、周波数精度と安定度も、基準信号171の精度に準じた高い精度となる。また、基準クロック101の信号純度については、電圧制御発振回路66に水晶発振索子が使用されていないにも関わらず、FMノイズ成分の少ない、極めて信号純度の高い信号となっている。

【0037】次に、上記構成からなるデジタル放送受信装置の動作を説明する。基準信号発生回路17は、水晶発振素子41を用いて発生した基準信号(周波数精度と安定度とが高く、かつ信号純度の高い基準信号)171を、PLL周波数制御回路37と逓倍回路10とに送出する。また、逓倍回路10は、既に説明したように、基準信号171を10逓倍することにより得られた40MHzの基準クロック(周波数精度と安定度とが基準信号171の精度に準じると共に、FMノイズ成分が極めて少ない、信号純度の高い40MHzの基準クロック)101を生成し、OFDM復調回路16に送出する。

【0038】従って、OFDM復調回路16は、水晶発振楽子を用いた発振回路から直接基準クロック101を供給されていたときと同一の動作を行うことが可能となる。また、OFDM復關回路16は、基準クロック101を分周することにより生成したサンプリングクロック

をA/D変換回路15に供給する。

【0039】一方、チューナ回路11は、端子53,54からの入力に従ったチャンネルの電波を受信し、受信した電波を第1中間周波信号に変換する。この第1中間周波信号は、第1中間周波増幅回路12によって増幅された後、第2周波数変換回路13において第2中間周波信号に変換される。そして、第2中間周波信号は、第2中間周波信号回路14によって帯域制限された後、A/D変換回路15に与えられる。

【0040】第2中間周波信号が与えられたA/D変換回路15は、サンプリングクロックに従ったタイミングでサンプリングすることにより、第2中間周波信号をデジタル信号に変換する。そして、変換したデジタル信号をOFDM復闘回路16に送出する。また、OFDM復闘回路16は、A/D変換回路15から送出されるデジタル信号をOFDM復闘すると共に、復調により得られたデータのエラー訂正を行う。そして、エラー訂正の終了したデータを、映像信号と音声信号とを示す圧縮されたデジタルデータ(トランスポートストリームデータ)として、端子52から送出する。

【0041】なお、本発明は上記実施の形態に限定されず、請求項1および2記載の発明については、音声信号のみを示すデジタル放送の受信装置にも適用することが可能となっている。

【0042】また、逓倍回路10の逓倍の倍率については、基準クロック101の周波数が基準信号171の周波数の10倍となっているため、逓倍の倍率を10倍としたが、基準信号171の周波数と基準クロック101の周波数との関係が異なる場合には、この異なる関係に対応した倍率とすることが可能である。例えば、基準信号171の周波数と基準クロック101の周波数との関係が、N対Mとなる場合には(NとMとは整数)、逓倍の倍率は、M/N倍となる。

【0043】また、基準信号発生回路17とPLL周波数制御回路37と逓倍回路10(コイルL1、コンデンサC1, C2, C3、抵抗R1、パリキャップダイオードD1を除く)とを、1つのICに集積する場合には、プリント配線基板における実装面積が縮小されるので、装置を小型化することが可能である。

[0044]

【発明の効果】本発明の請求項1記載のデジタル放送受信装置は、受信した電波を第1中間周波信号に変換する周波数変換回路内に設けられ、局部発振信号を生成するPLLシンセサイザと、PLLシンセサイザに基準信号を送出する基準信号発生回路と、第1中間周波信号を周波数変換することにより得られた第2中間周波信号をA/D変換するA/D変換回路と、A/D変換回路より送出されるデジタル信号に基づいて、送信されたデジタルデータを復闘するOFDM復調回路と、基準信号を連倍することによりOFDM復調回路の基準クロックを生成

する通倍回路とを備えた構成としている。すなわち、通 倍回路は、基準信号を通倍することによって基準クロッ クを生成するので、基準クロックの周波数精度と安定度 とは、基準信号の周波数精度と安定度とに対応すること になる。従って、OFDM復調回路は、所定動作を支障 なく実行可能となるので、OFDM復調回路の基準クロックを生成するための専用の水晶発振素子が不要とな る。つまり、PLLシンセサイザとOFDM復調回路と にそれぞれ個別に水晶発振素子を設ける必要がなく、1 つの水晶発振素子を共用できるので、部品原価をその分 低減することができるとともに、回路の実装面積も縮小 することができ、かつ輻射による妨害も回避することが できる。

【0045】また、本発明の請求項2記載のデジタル放送受信装置は、上記構成に加え、逓倍回路を、コイルとコンデンサとからなる共振回路により発振周波数が決定される電圧制御発振回路を備えた構成とし、基準信号を分周した分周信号と、電圧制御発振回路の出力を分周した分周信号との位相比較結果に基づいて、電圧制御発振回路の発振周波数を制御すると共に、電圧制御発振回路の光振周波数を制御すると共に、電圧制御発振回路の光振高を動き、電圧制御発振回路の発振素子を構成するコイルとコンデンサとは、安価な素子であるので、電圧制御発振回路は安価な部品のみにより構成される。その結果、逓倍回路も安価な素子のみにより構成されることになるので、逓倍回路の部品原価を安価とすることができる。

【0046】また、本発明の請求項3記載のデジタル放送受信装置は、上記構成に加え、デジタル変調されたテレビジョン信号の電波を受信する構成としている。そのため、部品原価が安価な構成でもって、デジタル変調さ

れたテレビジョン信号から、映像信号と音声信号とを示すデジタルデータを再生することができる。

【0047】また、本発明の請求項4記載のデジタル放送受信装置は、上記構成に加え、地上波のテレビジョン信号を受信する構成としている。そのため、部品原価が安価な構成でもって、デジタル変調された地上波テレビジョン信号から、映像信号と音声信号とを示すデジタルデータを再生することができる。

【図面の簡単な説明】

【図1】本発明に係るデジタル放送受信装置の一実施の 形態の電気的構成を示すプロック線図である。


【図2】 逓倍回路の詳細な電気的構成を示すプロック線 図である。


【図3】従来技術の電気的構成を示すプロック線図である。

【符号の説明】

- 10 逓倍回路
- 11 チューナ回路
- 15 A/D変換回路
- 16 OFDM復調回路
- 17 基準信号発生回路 21 周波数変換回路
- 22 PLLシンセサイザ
- 66 電圧制御発振回路
- 101 基準クロック
- 171 基準信号
- C1 共振回路を構成するコンデンサ
- L1 共振回路を構成するコイル

【図2】





【図3】

